CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 报时 VHDL

搜索资源列表

  1. Shuma

    0下载:
  2. 完整的电子钟程序,包含报时、定时、闹表的功能,其中包含了二十四进制,60进制计数器的设计,和顶层文件-Complete procedures for the electronic bell, including the time, from time to time, to make the function table, which contains 24 hexadecimal, 60 hexadecimal counter design, and top-level document
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:908104
    • 提供者:李坤鹏
  1. DZZ1

    0下载:
  2. 多功能数字钟 能进行正常的时、分、秒计时功能, 分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。   2. 能利用实验系统上的按键实现“校时”“校分”功能: 3. 能利用扬声器做整点报时-VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:1024085
    • 提供者:chenshilin
  1. e7v4

    0下载:
  2. 数字钟:显示,设置时间,设置闹铃(报时),秒表。 平台:quartusII 5.1。 说明:此版本中已将系统时钟调快,自己稍微改动一下即可,小小的考验,做出来会更有成就感!-digital clock:display time, set time, set alarm(use speaker to alarm), stopwatch. platform: quartusII 5.1 comment: there s a place to change if you want th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:2020596
    • 提供者:kn
  1. 61EDA_D1094

    0下载:
  2. 电子钟 1. 具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2. 射击精度要求为1s-jfh dfjhjd dsf dfj sfjhu sdjah jfd djfhdju jk d f df d f df d f dfs dd f d fd df dd dfdfd fd df d d df d d df df dfsfere sdf3df
  3. 所属分类:Other windows programs

    • 发布日期:2017-05-04
    • 文件大小:1522666
    • 提供者:chenqi
  1. shuzizhongsheji

    0下载:
  2. s1. 所设计数字钟具有“时”、“分”、“秒”的十进制数字显示(小时从00~23)。 2. 可以进行手动校时、校分功能。 3. 能进行整点报时。从59分51秒开始每隔2秒钟连续发出四次低音“嘟。嘟、嘟、嘟”,,最后一次发出高音“嗒”。此信号响起时即达整点。 -you can see see
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:160806
    • 提供者:江畔
  1. top_clock

    0下载:
  2. 多功能数字钟,有校时,仿广播报时,整点报时,闹铃等功能!-Multifunction digital clock, there are schools, the fake radio timekeeping, the whole point timekeeping, alarm and other functions!
  3. 所属分类:Other systems

    • 发布日期:2017-04-08
    • 文件大小:1383
    • 提供者:puhaitao
  1. clock1

    1下载:
  2. 多功能数字钟实现闹铃,整点报时,校时,仿广播电台报时功能-multifuntional digital clock written in verilog
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-07
    • 文件大小:1431
    • 提供者:sliversnake
  1. digital

    0下载:
  2. 多功能数字钟的VHDL源代码。多功能数字钟具有的功能:显示时-分-秒、整点报时、小时和分钟可调等基本功能。钟表的工作是在1Hz信号的作用下进行,每来一个时钟信号,秒增加1秒,当秒从59秒跳转到00秒时,分钟增加1分,同时当分钟从59分跳转到00分时,小时增加1小时。-Multifunction digital clock VHDL source code. Multi-function digital clock with functions: display- minutes- seconds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1615
    • 提供者:王唐小菲
  1. zhangjun

    0下载:
  2. 用硬件描述语言实现数字钟的设计,实现正常计时,报整点时数,电台整点报时,12小时制与24小时制转换等功能。其中有代码和仿真结果-Using hardware descr iption languages digital clock design, implement the normal timing, the whole point, the number of newspaper, radio and the whole point timekeeping, 12-hour and 24-h
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:208000
    • 提供者:张军
  1. timer

    1下载:
  2. 这是一个基于FPGA设计的24时多功能数字钟,具有正常星期、时、分、秒计时,动态显示,保持、清零、快速校分、整点报时、闹钟功能。-This is an FPGA-based design of multi-function digital clock 24 hours, with a normal week, hours, minutes, seconds, timing, dynamic display, maintaining, resetting, fast school hours, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-01
    • 文件大小:791516
    • 提供者:紫郢寒光
  1. DigitalClock

    0下载:
  2. 基于FPGA的数字电子钟设计,系统总程序由分频模块、“时分秒”计数器模块、数据选择模块、报时模块、动态扫描显示和译码模块组成。得到一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时,显示满刻度为23时59分59秒,另外有校时、校分和整点报时功能,并通过数码管驱动电路显示计时结果。-FPGA-based design of digital electronic clock, the system program by the total frequency modul
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-01
    • 文件大小:63477
    • 提供者:sunnan
  1. shuzizhong

    0下载:
  2. 该数字钟可以实现3个功能:计时功能、整点报时功能和重置时间功能-The digital clock can achieve three functions: timing function, reset the whole hour and time functions
  3. 所属分类:Project Design

    • 发布日期:2017-03-30
    • 文件大小:2850
    • 提供者:唐慧
  1. eda

    0下载:
  2. eda实验时钟电路系统由秒时钟产生电路、走时电路模块、数字显示模块、校时模块、语音报时模块、工业控制模块-eda test clock circuit generated by the second clock circuit, the circuit blocks away, the digital display module, the campus module, voice timekeeping module, industrial control modules
  3. 所属分类:Other systems

    • 发布日期:2017-05-11
    • 文件大小:2640339
    • 提供者:樱花烬
  1. 0608190248xiatao

    2下载:
  2. 实验利借助于Quartus II 软件设计了一个多功能数字钟,实现了校时,校分,清零,保持和整点报时等多种基本功能,此外还实现了闹钟,星期,音乐闹铃等附加功能。本文首先利用Quartus II进行原理图设计并仿真调试,最后在实验板上验证了设计的正确性。 关键字:数字钟 闹钟 仿真 准点报时 -Quartus II software by means of experimental Lee designed a multi-functional digital clock and real
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-06
    • 文件大小:1186223
    • 提供者:李敬超
  1. lcd_time

    1下载:
  2. 一个基于VHDL的多功能数字钟设计,能在LCD上显示时间,调整时间,整点报时,音乐为美妙的梁祝。-A VHDL-based design of multi-functional digital clock that can display time in the LCD, adjust the time, the whole point of time, music was wonderful Butterfly Lovers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:196108
    • 提供者:周殿凤
  1. vhdl-digital-clock

    0下载:
  2. 数字电子钟VHDL 能够实现小时(24进制)、分钟和秒钟(60进制)的计数功能 具有复位功能 功能扩展:具有复位、整点报时提示、定时闹钟等功能 方案: 对数字电子钟的功能进行分析,确定出所需要的各个模块,再通过顶层文件的设计,把各个模块例化综合起来,形成一个完整的电子钟。 -VHDL to implement digital electronic clock hours (24 hex), minutes and seconds (60 decimal) of th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:77494
    • 提供者:陈添
  1. VHDL-digital-clock-

    1下载:
  2. VHDL编写的数字钟,采用元件例化的方法,可实现调秒 调分 调时 报时 闹铃的功能 开发板使用的是EP3C16Q240C8-Digital clock written in VHDL, using the example of the way components can be adjusted to achieve sub-second tone when the alarm tone Times feature development board using EP3C16Q240C8
  3. 所属分类:VHDL编程

    • 发布日期:2013-11-04
    • 文件大小:373427
    • 提供者:朱振军
  1. shuzhizhong(vhdl)

    0下载:
  2. 数字钟设计 计时计数器用24进制计时电路; 可手动校时,能分别进行时、分的校正; 整点报时; 选做:可设置闹时功能,当计时计到预定时间时,扬声器发出闹铃信号,闹铃时间为4s,并可提前终止闹铃。-Digital clock design
  3. 所属分类:assembly language

    • 发布日期:2017-10-31
    • 文件大小:725786
    • 提供者:aaaaa
  1. digital-clock-for-vhdl

    0下载:
  2. 6数码管显示时钟,带调时功能,能设置闹钟,闹钟响可人为停止,整点报时,带屏保,12和24小时制手动切换,可人为设置时间为倒计时-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:10498
    • 提供者:廖宁
  1. VHDL

    0下载:
  2. 具有时、分、秒计数显示功能,以24小时循环计时,调节小时、分钟及清零的功能,整点报时功能。 -With hours, minutes, seconds count display features a 24-hour cycle time, to adjust the hours, minutes, and clear function, the whole point timekeeping function.
  3. 所属分类:software engineering

    • 发布日期:2017-04-25
    • 文件大小:359424
    • 提供者:陈鲁
« 1 23 4 5 6 »
搜珍网 www.dssz.com